为什么说FPGA片内同步RAM的好处是带宽可以做得很大，可以采用流水线结构？

所谓带宽大就是速度高。FPGA内部的块状RAM如果不拼接的话速度是可以做得很高的。那是因为所有走线都是FPGA内部资源，而且经过优化了，延时很小。但是如果是几块RAM拼接起来用，也就是需要更大的容量，那速度就会下降了，因为延时变大了。内部RAM的使用也需要地址译码的，这部分逻辑就需要由FPGA的逻辑资源产生，而RAM的速度也取决于地址数据线的延时，RAM大了这部分延时肯定打，速度就下来了。

因为FPGA是并行处理的微处理器，相比其他串行处理器速度很快，

即便如此，FPGA还可以倍频到很高的频率，在加上1KM带宽的差分信号传输，那么带宽高速度快，要求的芯片肯定也要并行的！

希望可以帮到你，如果满意请采纳！

赛灵思首届创新日(InnovationDay)正在美国硅谷举行当中。在创新日的前一晚，赛灵思正式推出了“有史以来”最大容量的FPGA芯片——Virtex Ultra Scale+ VU19P。VU19P集成了16个ArmCortex-A9CPU，拥有900万个系统逻辑单元、每秒1.5Terabit的DDR4存储器带宽、每秒4.5Terabit的收发器带宽、以及2072个用户I/O接口。

赛灵思是全球三代“最大容量”FPGA记录的保持者——第一代是2011年的Virtex-72000T，第二代是2015年的VirtexUltraScaleVU440。

在赛灵思首届创新日（Innovation Day）期间，FPGA龙头赛灵思正式发布了最大容量的 FPGA—— Virtex UltraScale+ VU19P。

赛灵思进一步指出，VU19P 拥有900 万个系统逻辑单元，并且搭配高达每秒1.5 Terabit 的DDR4 内存带宽、加上高达每秒4.5 Terabit 的收发器带宽及超过2,000 个使用者I/O，不但能促成现今最复杂SoC 的原型开发与模拟，还能支持各种复杂的新兴算法的开发，包括用在人工智能、机器学习、视讯处理及传感器融合等领域的算法。

芯片设计实现流程是个相当漫长的过程，对于3G, 4G, 5G, 工程师最初见到的是无数页的协议文档。从协议到最终成品要经过非常复杂的过程。

---