3、格雷码的特点是任意两组相邻代码之间有 位不同。
4、在下列JK 触发器、RS 触发器、D 触发器 和T 触发器四种触发器中,同时具有保持、置1、置0和翻转功能的触发器是 。
5、OC 门可以实现 功能,CMOS 门电路中的 门也可以实现该功能。
6、一只四输入端与非门,使其输出为0的输入变量取值组合有 种。
7、常见的组合逻辑电路有编码器 、 和 。
8、逻辑函数BD AC AB F ++=的反函数为 ,对偶函数为 。
9、一个同步时序逻辑电路可以用 、 、 三组函数表达式描述。
10、加法器的进位方式有 和 两种。
11、16选1的 数据选择器有 个地址输入端。
12、存储器的种类包括 和 。
13、在时钟脉冲CP 作用下, 具有 和 功能的触发器称为T 触发器,其特性方程为 。
14、三态门输出的三种状态分别为: 、 和 。
15、用4个触发器可以存储 位二进制数。
16、逻辑电路中,高电平用1表示,低电平用0表示,则成为 逻辑。
17、把JK 触发器改成T 触发器的方法是 。
18、组合逻辑电路是指电路的输出仅由当前的 决定。
19、5个地址输入端译码器,其译码输出信号最多应有 个。
20、输入信号的同时跳变引起输出端产生尖峰脉冲的现象叫做 。
21、一个ROM 有10根地址线,8根数据输出线,ROM 共有 个存储单元。
22、N 个触发器组成的计数器最多可以组成 进制的计数器。
23、基本RS 触发器的约束条件是 。
24、逻辑代数中3种基本运算是 、 和 。
25、逻辑代数中三个基本运算规则 、 和 。
26、如果对键盘上108个符号进行二进制编码,则至少要 位二进制数码。
27、将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有 根地址线,有 根数据输出线。
28、74LS138是3线—8线译码器,译码输出低电平有效,若输入为A 2A 1A 0=110时,输出76543210''''''''Y Y Y Y Y Y Y Y Y1= 。
29、两片中规模集成电路10进制计数器串联后,最大计数容量为 位。
30、在Y=AB+CD 的真值表中,Y=1的状态有 个。
31、设ROM 地址为A 0-A 7,输出为D 0-D 3,则ROM 的容量为 。
32、在Y=A(A ⊕B)的结果是 。
33、2014个1异或运算后的结果是 。
34、64选1的数据选择器,它的选择控制端有 个。
35、一片64K ×8存储容量的只读存储器ROM ,有 条地址线, 条数据线。
36、(22)16=( )10=( )BCD 码。
37、若两个逻辑函数相等,则它们的 必然相同。
38、一个8选1的多路选择器(数据选择器),应具有 个选择输入端(地址输入端), 个数据输入端。
39、同步D 触发器(D 锁存器)在CP=1时,触发器Q 应跟随 状态,而在CP=0时,触发器状态 。
1、首先,要明确一次翻转的定义:所谓主从JK触发器的一次翻转现象是在CP=1期间,不论输入信号J、K变化多少次,主触发器能且仅能翻转一次。
2、其次,必须要明确主从JK触发器的电路结构,才能从根本上解释一次翻转现象,附上电路结构图如图1所示(也经常画成如图2所示,无本质差别,后续讨论以图1为例)
依据一次性翻转概念,对主锁存器的工作情况进行分析
在CP=1期间,主锁存器一直在接收数据。以下分情况讨论。
(1)当输出Q=0时,图1 中S=J,R=0。
(a) 若S=J=0,则Q'维持;
(b)若S=J=1,则Q'置1。
结论:该情况下,K信号不起作用。而J=0时,Q'维持;J=1时Q‘置1。说明,在CP=1期间,无论J和K如何变化,Q'要么一直维持为1,要么由0翻转为1后一直维持为1。
(2)当输出Q=1时,图1 中S=0,R=K。
(a)若R=K=0,则R=S=0,Q'维持;
(b)若R=K=1,则R=1,S=0,Q'置0。
结论:该情况下,J信号不起作用。而R=0时,Q'维持;R=1时Q‘置0。说明,在CP=1期间,无论J和K如何变化,Q'要么一直维持为0,要么由1翻转为0后一直维持为0。
扩展资料:
该触发器无一次变化现象,输入信号可在CP 触发沿由1变0时刻前加入。该电路要求J、K信号先于CP 信号触发沿传输到G3、G4的输出端,为此它们的加入时间至少应比CP 的触发沿提前一级与非门的延迟时间。这段时间称为建立时间test。
输入信号在负跳变触发沿来到后就不必保持,原因在于即使原来的J、K信号变化,还要经一级与非门的延迟才能传输到G3和G4的输出端,在此之前,触发器已由G12、G13、G22、G23的输出状态和触发器原先的状态决定翻转。
所以这种触发器要求输入信号的维持时间极短,从而具有很高的抗干扰能力,且因缩短tCPH 可提高工作速度。
从负跳变触发沿到触发器输出状态稳定,也需要一定的延迟时间tCPL。显然,该延迟时间应大于两级与或非门的延迟时间。即tCPL大于2.8tpd。
参考资料来源:百度百科-JK触发器
欢迎分享,转载请注明来源:夏雨云
评论列表(0条)