LED从芯片制作到外延，衬底，再到最后封装的过程

1.LED芯片检验

镜检：材料表面是否有机械损伤及麻点麻坑(lockhill芯片尺寸及电极大小是否符合工艺要求电极图案是否完整

2.LED扩片

由于LED芯片在划片后依然排列紧密间距很小(约 0.1mm),不利于后工序的操作。我们采用扩片机对黏结芯片的膜进行扩张,是LED芯片的间距拉伸到约0.6mm。也可以采用手工扩张,但很容易造成芯片掉落浪费等不良问题。

3.LED点胶

在LED支架的相应位置点上银胶或绝缘胶。(对于GaAs、SiC导电衬底,具有背面电极的红光、黄光、黄绿芯片,采用银胶。对于蓝宝石绝缘衬底的蓝光、绿光LED芯片,采用绝缘胶来固定芯片。)

工艺难点在于点胶量的控制,在胶体高度、点胶位置均有详细的工艺要求。

由于银胶和绝缘胶在贮存和使用均有严格的要求,银胶的醒料、搅拌、使用时间都是工艺上必须注意的事项。

4.LED备胶

和点胶相反,备胶是用备胶机先把银胶涂在LED背面电极上,然后把背部带银胶的LED安装在LED支架上。备胶的效率远高于点胶,但不是所有产品均适用备胶工艺。

5.LED手工刺片

将扩张后LED芯片(备胶或未备胶)安置在刺片台的夹具上,LED支架放在夹具底下,在显微镜下用针将LED芯片一个一个刺到相应的位置上。手工刺片和自动装架相比有一个好处,便于随时更换不同的芯片,适用于需要安装多种芯片的产品。

6.LED自动装架

自动装架其实是结合了沾胶(点胶)和安装芯片两大步骤,先在LED支架上点上银胶(绝缘胶),然后用真空吸嘴将LED芯片吸起移动位置,再安置在相应的支架位置上。自动装架在工艺上主要要熟悉设备操作编程,同时对设备的沾胶及安装精度进行调整。在吸嘴的选用上尽量选用胶木吸嘴,防止对LED芯片表面的损伤,特别是蓝、绿色芯片必须用胶木的。因为钢嘴会划伤芯片表面的电流扩散层。

7.LED烧结

烧结的目的是使银胶固化,烧结要求对温度进行监控,防止批次性不良。银胶烧结的温度一般控制在150℃,烧结时间2小时。根据实际情况可以调整到170℃,1小时。绝缘胶一般150℃,1小时。

银胶烧结烘箱的必须按工艺要求隔2小时(或1小时)打开更换烧结的产品,中间不得随意打开。烧结烘箱不得再其他用途,防止污染。

8.LED压焊

压焊的目的将电极引到LED芯片上,完成产品内外引线的连接工作。

LED的压焊工艺有金丝球焊和铝丝压焊两种。右图是铝丝压焊的过程,先在LED芯片电极上压上第一点,再将铝丝拉到相应的支架上方,压上第二点后扯断铝丝。金丝球焊过程则在压第一点前先烧个球,其余过程类似。

压焊是LED封装技术中的关键环节,工艺上主要需要监控的是压焊金丝(铝丝)拱丝形状,焊点形状,拉力。

9.LED封胶

LED的封装主要有点胶、灌封、模压三种。基本上工艺控制的难点是气泡、多缺料、黑点。设计上主要是对材料的选型,选用结合良好的环氧和支架。(一般的LED无法通过气密性试验)

9.1LED点胶：

TOP-LED和Side-LED适用点胶封装。手动点胶封装对操作水平要求很高(特别是白光LED),主要难点是对点胶量的控制,因为环氧在使用过程中会变稠。白光LED的点胶还存在荧光粉沉淀导致出光色差的问题。

9.2LED灌胶封装

Lamp-LED的封装采用灌封的形式。灌封的过程是先在LED成型模腔内注入液态环氧,然后插入压焊好的LED支架,放入烘箱让环氧固化后,将LED从模腔中脱出即成型。

9.3LED模压封装

将压焊好的LED支架放入模具中,将上下两副模具用液压机合模并抽真空,将固态环氧放入注胶道的入口加热用液压顶杆压入模具胶道中,环氧顺着胶道进入各个LED成型槽中并固化。

10.LED固化与后固化

固化是指封装环氧的固化,一般环氧固化条件在135℃,1小时。模压封装一般在150℃,4分钟。后固化是为了让环氧充分固化,同时对LED进行热老化。后固化对于提高环氧与支架(PCB)的粘接强度非常重要。一般条件为120℃,4小时。

11.LED切筋和划片

由于LED在生产中是连在一起的(不是单个),Lamp封装LED采用切筋切断LED支架的连筋。SMD-LED则是在一片PCB板上,需要划片机来完成分离工作。

12.LED测试

测试LED的光电参数、检验外形尺寸,同时根据客户要求对LED产品进行分选。

13.LED包装

将成品进行计数包装。超高亮LED需要防静电包装。

二维材料具有许多突出的特性，使它们对电子器件的制造具有吸引力，如高导电性、灵活性和透明度。然而，在商业器件和电路中集成二维材料是具有挑战性的，因为它们的结构和性能在制造过程中可能会被破坏。最近的研究表明，标准的金属沉积技术（如电子束蒸发和溅射）会显著破坏二维材料的原子结构。这里表明，通过喷墨打印技术沉积金属不仅不会对超薄二维材料的原子结构产生任何可观察到的破坏，而且可以保持尖锐的界面。这些结论得到了原子模拟、透射电子显微镜、纳米化学计量学和探针台的器件表征获得的大量数据的支持。这些结果对于理解应用于二维材料的喷墨打印技术非常重要，它们可以促进更好的设计和优化电子器件和电路。

使用二维材料来构建集成电路将代表着微纳米电子领域的一场革命。然而，金属在二维材料上的沉积和溅射--这是构建电路的一个必要过程--会损害其表面，导致性能和可靠性下降。本文将为大家介绍最新发表 在Advanced Materials 主刊上题为“ Defect-Free Metal Deposition on 2D Materials via Inkjet Printing Technology ”的文章。这项工作发现，通过喷墨打印技术在二维材料上沉积金属不会产生任何缺陷，我们可以观察到完美的层状结构和清晰的界面。在器件层面，喷墨打印的器件展现出稳定的性能，这在用其他金属沉积方法制备的器件中观察不到。

这项工作详尽地分析了三种不同的金属沉积技术（电子束蒸发、溅射和喷墨打印）在机械剥离和化学气相沉积制备的 18层厚（ 6纳米）氮化硼（h-BN）堆叠的形态中引入的损伤。我们选择这种材料是因为引入的损伤可能比其他任何二维层状材料有更大的影响，因为h-BN被用作电介质来阻止/调节平面外的电流，在这个方向上，原子缺陷会成倍地增加泄漏电流--也就是说，h-BN中的平面外电流将比石墨烯、MXenes和二维半导体的平面内电流更受局部缺陷影响。本文使用这个厚度是因为它与有史以来报道的一些最杰出的基于h-BN的器件所使用的厚度一致。本文的研究表明电子束沉积和溅射都会在h-BN中引入大量缺陷，尤其是化学合成的h-BN。然而，喷墨打印技术并没有在h-BN的原子结构中产生任何可观察到的损伤，通过大量的透射电子显微图像肯定了喷墨打印技术在h-BN上沉积金属不会产生任何缺陷。

图1. a,b,c) 制备过程. d1) 旋涂光刻胶保护h-BN. d2) 用机械剥离的Au电极保护h-BN. d3) 用Ag ink保护h-BN.e) 在三个样品上镀一层17 nm的Au. f,g) 三个样品的光学图像. h,i,j) 三个样品的SEM图像

本文通过机械剥离法剥离出 6nm厚、 30μm长的h-BN薄片，并将其转移在有标记的300nmSiO2/Si上（见图1a-c），以便在随后的分析中通过扫描找到位置。接着，使用三种不同的方法将h-BN薄膜的一部分保护起来：i)通过光刻一个10μm 10μm的正方形负光刻胶（图1d1），ii）通过转移Au电极（图1d2），和iii）通过喷墨打印沉积Ag墨水（图1d3）。然后， 17纳米厚的金膜通过电子束蒸发（0.52Å s-1和11%的功率）沉积在样品各处。请注意，这些参数与其他研究中经常使用的参数相似，并被认为是在材料中引入低损伤的参数。

图2. 三种保护方法和未被保护区域的TEM图对比

图2展示了每个样品的代表性截面透射电子显微镜（TEM）图像，第一行是受保护的区域，中间一行是未受保护的区域。可以看出，对于机械剥离的h-BN薄膜，受保护的h-BN区域显示出几乎完美的的层状结构，层层堆叠，层间距为0.3nm，并且顶部和底部的界面都是非常清晰和干净的。这也证明了FIB切割是使用最佳参数完成的，并且它们不会影响我们样品的形态—之前有过对不同材料的研究表明，如果选择的FIB参数不对，晶体材料会变形，本文的研究中没有这种情况。相反，h-BN的未受保护的区域显示出多个原子缺陷，特别是在顶部界面，证明了在电子束蒸发过程对h-BN堆积物的形态的不利影响。一个令人惊讶的发现是，在h-BN和SiO2衬底之间的界面也显示出在未受保护的区域有更多的缺陷，即使上面的h-BN堆栈的原始分层结构没有被破坏。如果是颗粒的穿透而导致的材料损坏，那么上层的界面也应该被破坏。这一观察也表明：i) 6纳米厚的h-BN不足以阻止蒸发的金原子穿过h-BN，以及ii）h-BN与相邻材料的界面比晶体内部结构更容易变得无序。

图3. 化学分析法对比保护和未保护区域元素分布

用光刻胶保护的样品(图3b,c)在C层(光刻胶)下方显示出非常强且均匀的N信号(来自h-BN)相反，同一样本的未保护区域(图3e,f)显示h-BN区域的N信号较弱、不连续、不均匀，表明h-BN层损伤明显。受保护样品的横截面EELS剖面(图3g)显示出接近理想的化学成分，B和N信号重叠且对称，且没有任何其他材料。相反,未受保护的区域较窄，而且O信号向h-BN堆积方向迁移(见图3h)，与TEM图像(见图2d)中观察到的SiO2/h-BN(底部)界面的损伤一致。这一观察结果表明，穿透样品的Au原子向h-BN附近的O原子释放能量，促进了它们的迁移。在 其他两个样品中也观察到类似现象。

图4. 金原子进入氮化硼所需能量的计算模拟

Fernan博士基于第一原理计算模拟了Au原子进入h-BN薄膜的所需要的能量。图4a,b从两个维度展示了Au原子进入剥离的h-BN薄膜且处于不同位置的图像。对应的图4c,d为金原子沉积到取代B原子、取代N原子、占据B空位和占据N空位这一过程所需的能量。而图e,f则对应了Au原子进入无定形的h-BN薄膜所需要的能量。所有这些计算表明，在h-BN堆叠完美的二维层状结晶结构中引入Au原子是很困难的，因为需要的能量>14 eV，而且原生缺陷和悬空键（即特别是剥落样品中的界面和MOCVD样品中几个原子宽的区域）正在促进原子缺陷的聚集。由于从Au晶体中分离一个Au原子所需的最小能量（也称为内聚能）是每个原子3.81eV（368kJ mol-1），即使达到了启动蒸发所需的最小能量，如果存在固有缺陷，h-BN中在蒸发过程中仍会形成缺陷。换句话说，如果h-BN薄膜含有原生缺陷，那么在蒸发过程中形成更多的缺陷是不可避免的，与蒸发参数无关。图4a还表明，在金原子穿过一个h-BN层后，B和N原子的六边形晶格被恢复。这与观察到的以下情况是一致的，良好的内部结构加上一个受损的底部界面(见图2d-f)。

图5. 电子束沉积器件和喷墨打印器件性能比较

最后，本文研究了Ag/h-BN/Au器件作为TRNG电路的熵源的可能性。为了做到这一点，我们将带有蒸发和喷墨打印的顶部电极的器件暴露在恒压应力下，并记录随机电报噪声(RTN)的电流信号RTN。RTN是金属/绝缘体/金属结构的一个标志性的价值指标，它由观察两种电流状态之间的随机跃迁(由于介电介质中的随机电荷捕获和去捕获)组成，这使得它们能够在TRNG电路中用作熵源(如果它在一段时间内足够稳定)。我们的实验表明，使用喷墨打印的顶部Ag电极的器件容易表现出RTN，并且它在很长一段时间内是稳定的。图5g显示了部分测量的RTN特性。正如可以观察到的，这两个当前水平可以清楚地区分，这一点在加权时间滞后图5 h中更明显。因此，采用顶部Ag电极的Ag/h-BN/Au器件不仅具有更小的泄漏和击穿电流(见图5c-f)，还存在额外的电子现象(即RTN)，使其能够在其他应用中使用(即TRNG电路中的熵源)。

苏州大学功能纳米与软物质研究院硕士生郑雯雯为本文第一作者，阿卜杜拉国王 科技 大学的Mario Lanza教授为本文的通讯作者，阿卜杜拉国王 科技 大学的博士后Fernan Saiz为本工作提供了计算模拟支持。其他合作者包括苏州大学研究生沈雅清、刘颖文，巴塞罗那大学博士生朱凯晨，以及英国Aixtron公司的Clifford McAleese博士、Xiaochen Wang博士和Ben Conran先生。上述研究工作得到 科技 部、国家自然科学基金、财政部、国家外国专家局、苏州市 科技 局、苏州大学、苏州纳米 科技 协同创新中心、江苏省碳基功能材料与器件重点实验室、江苏省重点学科发展计划、器件重点实验室，以及江苏省高等学校重点学科建设计划、高等教育机构的优先发展项目以及阿卜杜拉国王 科技 大学等平台的支持。

论文链接：

https://onlinelibrary.wiley.com/doi/10.1002/adma.202104138

---